大家好我是IC修正院的學員小H，很高興和大家分享我的經驗和未來的期望。

畢業(yè)之后意外從事DFT工程師工作

我2019年畢業(yè)于西安工業(yè)大學，專業(yè)是計算機科學與技術。

和很多同學一樣，畢業(yè)的時候非常迷茫，不知道做些什么。同班同學大多都從事了對口的軟件開發(fā)行業(yè)，但我確實不想從事軟件行業(yè)，一方面是我不太喜歡，另一方面是因為中年危機。

我也逐漸摸索出來了自己的偏好，就是對底層數字邏輯非常感興趣。于是在大學老師的推薦下，我進入了一個全新的領域——IC。

當時的我只有些數字電路和verilog基礎，面試上了我第一家公司，工作內容是給synopsys做DFT外協服務的。剛開始接觸什么是boundary scan，后來接觸mbist，最后接觸了scan和ddr/pcie phy的驗證。

打個小插曲，一開始我理解和掌握的很慢差點被老板淘汰了。還是很幸運，老板能容忍我從近乎0基礎開始學習、上手。

工作4年后，我的目標是成為IC全棧工程師

DFT是什么，Design For Test的全稱，就是在芯片生產過程中挑出制作缺陷，淘汰掉廢片。它的設計幾乎貫穿了整個芯片的生產和制作周期。

一方面和前端內容有關，因為它也屬于設計領域，只是測試邏輯的設計。

一方面和后端內容有關，因為我們知道DFT有一個重頭戲就是做scan，掃描鏈的插入。這是很需要后端時序分析基礎的。另外DFT memory怎么分組都要具體看后端floor plan的影響。

最后一方面和ATE機臺相關，我們知道芯片在制造出來后都要上ATE機臺進行測試。DFT產生的patterns都需要轉換成ATE 能識別的語言才可以進行上機測試。

如上所述，DFT是一個需要很多方面的知識做鋪墊才可以成為行業(yè)專家的。

雖然我只是個普通本科生，但這仍然阻止不了我想成為行業(yè)專家的夢想。目前我在工作中只是學習到了DFT基礎知識，所以我希望多多擴展其他崗位方向的知識。

投資學習，絕對沒有錯誤

為了逐漸把自己培養(yǎng)成“全棧型”IC工程師，我開始向IC DFT相關的緊密聯系的崗位進行投資學習，于是我選擇了IC修真院。

我沒有像其他學員一樣只報了1個班，我一口氣報了5個班，分別是IC前端設計，IC功能驗證，IC模擬設計，IC后端實現，ATE機臺測試。

投資了許多錢，目的就是全方位擴充IC有關的知識。

我雖然做的是DFT工程師，但是很多知識是相互關聯的。在IC新人階段可以只懂本崗位的知識，但是隨著工作內容的深入，發(fā)現知識都是緊密結合的。相信我，這樣的投資將來肯定會有不少的回報。

人畢竟精力有限，不求每個知識都掌握很深入，但是都需要涉及和了解。然后挑個主攻方向深入學習。

學習IC前端設計課程，成功加入公司IC前端設計組

因為我在上一家公司吃了不懂設計的虧，很多芯片架構和協議不理解，導致DFT沒有辦法做的很好，所以我主動提出離職來到了現在的公司。

這家公司DFT做的很標準，沒有太大的難度，所以工作之余有大量的時間可以學習。我就開始了IC修正院的前端設計課程的學習。

從最簡單的數字電路開始，到verilog基礎語法在到簡單的片內外協議和復雜的soc系統設計。有一說一，老師教學真的很有水平，一下子讓我這個從來沒有寫過verilog的人深深的對verilog編程有了自驅動力。

這里說一個我學協議的方法，每學一個協議我都嘗試不參考老師代碼，自己練習寫verilog模塊，并自己通過簡單的驗證平臺將它驗證通過。

開始時候，寫的非常慢不說，每次寫完使用vcs編譯會出大量的error。好不容易將error清掉，可是跑出來的波形又不對。

整個過程是很艱辛，可是人一但有興趣去做一件事，就有了強大的自驅力，直到把它做好。

其實我目前還沒有學完整個IC前端設計的課程，我還是向公司申請了在做DFT的基礎上再做前端設計。

幸運的是，我成功通過了公司的前端設計人員的面試，并很榮幸加入其中，并成功漲薪5k。現在我身兼兩職，感覺非常充實和美好。

后續(xù)學習計劃

我打算先學習更多IC前端設計的知識，積累項目經驗。

之后會在保證現有工作進度的基礎上，學習后端知識和ATE上機臺測試。

最后學習功能驗證和模擬設計，融合這些知識，向“全棧IC工程師”再進一步。

我始終相信，機會都是留給有準備的人。所有激勵的話語，配上實際行動才有意義。