在晶振電路中，兩顆外接電容（通常標(biāo)記為CL1和CL2）與晶振內(nèi)部的晶體諧振器共同構(gòu)成了一個諧振電路。這個諧振電路決定了晶振的輸出頻率，即晶振產(chǎn)生的電信號的周期性變化速度。晶振的輸出頻率對于許多電子設(shè)備來說至關(guān)重要，因?yàn)樗苯佑绊懼O(shè)備的性能和穩(wěn)定性。

當(dāng)需要提高晶振的輸出頻率時，可以通過減小兩顆外接電容（CL1和CL2）的值來實(shí)現(xiàn)。這是因?yàn)殡娙菖c晶振內(nèi)部的電感形成了諧振電路，電容減小會導(dǎo)致諧振電路的諧振頻率提高。諧振頻率的提高意味著晶振產(chǎn)生的電信號周期變短，頻率變高。

在實(shí)際操作中，調(diào)節(jié)外接電容的值需要謹(jǐn)慎進(jìn)行。

需要了解晶振制造商提供的數(shù)據(jù)手冊，以確定晶振的負(fù)載電容范圍。負(fù)載電容范圍是指晶振能夠穩(wěn)定工作的電容值范圍。如果減小外接電容的值超出了負(fù)載電容范圍，晶振可能會失去穩(wěn)定性，無法正常工作。

負(fù)載電容與晶振輸出頻率的關(guān)系

電容數(shù)值與頻率變化關(guān)系

當(dāng)外接電容減小時，晶振的諧振頻率會上升，這是因?yàn)殡娙菖c晶振內(nèi)部的電感形成了諧振電路，電容減小會導(dǎo)致諧振電路的諧振頻率提高。諧振頻率的提高意味著晶振產(chǎn)生的電信號周期變短，頻率變高。因此，通過減小外接電容，可以有效地提高晶振的輸出頻率。

相反，當(dāng)外接電容增加時，晶振的諧振頻率會下降。這是因?yàn)樵黾拥碾娙輹?dǎo)致諧振電路的諧振頻率降低，從而使晶振產(chǎn)生的電信號周期變長，頻率變低。因此，通過增加外接電容，可以降低晶振的輸出頻率。

在實(shí)際應(yīng)用中，調(diào)整外接電容的大小是一種常見的晶振頻率微調(diào)方法。設(shè)計人員可以根據(jù)系統(tǒng)需求，通過選擇合適的外接電容值，來精確控制晶振的輸出頻率。這種調(diào)整方法對于需要精確頻率控制的電子設(shè)備尤為重要，如通信設(shè)備、計時器、微控制器等。

注：以上指的是無源晶振（晶體諧振器）應(yīng)用電路。通常，普通有源晶振的輸出頻率無法調(diào)節(jié)。