中國數(shù)字EDA龍頭企業(yè)上海合見工業(yè)軟件集團有限公司（簡稱“合見工軟”）與北京開源芯片研究院（簡稱"開芯院"）宣布雙方就“香山”高性能開源RISC-V處理器項目深化技術合作的又一重要成果，依托合見工軟自主研發(fā)的全場景驗證硬件系統(tǒng)UniVista Unified Verification Hardware System（UVHS），雙方成功實現(xiàn)“香山”第三代昆明湖架構RISC-V處理器在16核大系統(tǒng)的軟硬件協(xié)同實測驗證。此次技術突破顯著提升了處理器的開發(fā)驗證效率，為后續(xù)產(chǎn)品迭代創(chuàng)新提速奠定重要基礎。

關鍵技術突破：16核系統(tǒng)實測性能超10MHz

繼雙方2024年"香山"第二代南湖架構驗證項目后的技術成果發(fā)布之后，本次合作成果的發(fā)布標志著雙方攜手探索大型處理器驗證技術突破的再次升級。在本項目中，開芯院基于第三代昆明湖架構構建的16核RISC-V處理器系統(tǒng)（含總線及存儲子系統(tǒng)），通過合見工軟5臺UVHS硬件平臺組成大規(guī)模級聯(lián)原型平臺。借助合見UVHS Compiler的智能分割技術，該設計被高效部署至20片AMD VU19P FPGA陣列，實測運行頻率達10.2MHz，并充分證明了以下核心優(yōu)勢：

• 資源優(yōu)化能力：集成自研UVSyn綜合工具，相較傳統(tǒng)第三方綜合器減少了12%的FPGA資源；
• 編譯效率躍升：全流程編譯周期壓縮至21小時；
• 跨平臺兼容性：通過自動化的時鐘重構、存儲模型優(yōu)化等技術，設計遷移周期從月級縮短至周級。
• 多核協(xié)同驗證：開發(fā)支持16核/8核/4核多版本兼容的boardfile系統(tǒng)，構建跨版本驗證矩陣
• 動態(tài)加載技術：DDR4后門寫入方案，大幅提升內核加載速度

“RISC-V的創(chuàng)新發(fā)展對CPU國產(chǎn)化有重要戰(zhàn)略意義，開芯院香山處理器是RISC-V性能的重要標桿，第三代昆明湖架構對標Arm Neoverse N2內核，相較南湖架構顯著提升了面向高性能計算與AI場景的復雜度。其增強的并行處理能力、多核協(xié)同效率及多級緩存一致性協(xié)議，對驗證平臺提出了近乎嚴苛的要求?！遍_芯院副院長唐丹博士指出，“UVHS大規(guī)模級聯(lián)原型平臺通過自動分割技術重構了開發(fā)范式。過去受限于傳統(tǒng)原型驗證平臺可支持的規(guī)模，我們不得不裁剪多核設計，導致系統(tǒng)級驗證覆蓋率與軟硬件協(xié)同效率受限。如今借助20片F(xiàn)PGA級聯(lián)方案，首次實現(xiàn)了昆明湖16核系統(tǒng)的全場景驗證——完整保留緩存一致性協(xié)議與總線拓撲，在超過10MHz高性能下同步驗證Linux調度優(yōu)化、多核負載均衡等復雜場景，測試深度和廣度都有很大的提升?！?/p>

生態(tài)共建展望：云驗證平臺賦能行業(yè)未來

對于未來規(guī)劃，唐丹博士強調：“后續(xù)溫榆河片上網(wǎng)絡與昆明湖架構的深度融合，將推動更大規(guī)模的32核至百核級眾核系統(tǒng)的驗證突破。我們將與合見工軟合作探索兩大生態(tài)基石的可能性：一是開源EDA工具鏈與開放的敏捷流程，系統(tǒng)性降低RISC-V企業(yè)驗證成本；二是基于大型硬件加速器平臺的開源芯片設計棧的云端部署能力。這將推動國產(chǎn)RISC-V生態(tài)跨越傳統(tǒng)工具鏈壁壘，加速從技術‘可用性’向產(chǎn)業(yè)‘易用性’的躍遷?！?/p>

合見工軟副總裁吳曉忠指出：“我們非常欣喜的看到UVHS大規(guī)模級聯(lián)原型平臺能夠幫助開芯院實現(xiàn)多核驗證上的突破，此次合作也進一步印證了UVHS平臺在超大規(guī)模HPC類芯片系統(tǒng)驗證領域的領先性。未來，合見工軟也將與開芯院合作探索構建包括硬件仿真流程在內的超大規(guī)模眾核芯片系統(tǒng)的全周期驗證解決方案。期待通過技術協(xié)同創(chuàng)新，與香山一起共同為RISC-V生態(tài)系統(tǒng)貢獻生產(chǎn)力工具加速RISC-V生態(tài)的產(chǎn)業(yè)化進程?！?/p>