設(shè)置

一般延續(xù)cts階段的設(shè)置，也可適當更改。

額外加一個設(shè)置，就是修hold用的cell；修hold一般用delay cell。

delay cell和buffer的區(qū)別

delay cell有2 個缺點：1、 容易degrade setup time too much；2、很多delay cell是用poly resistor 電阻類型的電路， Variation 太大，控制不了參數(shù)， 對電路性能有影響。

delaycell的好處：可以減少buffer數(shù)量，有利于減小利用率。

在不同operation condition下，delay cell  本身的scalling factor比較大。比如在FF Corner，用1個Delay cell修掉100ps的Hold，而這個cell在ss的Corner就會貢獻400ps delay。

因此關(guān)鍵路徑還是用buffer 不是delay cell。

post-cts的主要目的

主要為了修hold，讓design進入route之前，后續(xù)的legalize和route-eco動的東西盡量少一點；同時也能讓route階段的utilization和congestion評估更準確。

在place和cts階段，setup、drv、leakage等已經(jīng)修過一輪了（修area一般會在post-route階段）。

核心命令

目前用的C工具，核心命令：

特殊設(shè)置

Post-cts階段也可以用useful skew，也就說此階段tool還是可以動樹的。

Post-cts階段對于hold fix，可以用best corner修一輪；然后用worst corner再修一輪。

log淺析

1、summary design基本情況

2、考慮SI對delay的影響

3、抽取RC

4、考慮ocv

5、開始early route

6、完成優(yōu)化