加入星計(jì)劃,您可以享受以下權(quán)益:
FPGA(Field Programmable Gate Array)是在PAL (可編程陣列邏輯)、GAL(通用陣列邏輯)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
FPGA(Field Programmable Gate Array)是在PAL (可編程陣列邏輯)、GAL(通用陣列邏輯)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。收起
查看更多FPGA 數(shù)碼管
DE2-115開(kāi)發(fā)板的數(shù)字鐘verilog電子鐘電子表時(shí)鐘FPGA 數(shù)碼管
DE2-70開(kāi)發(fā)板出租車(chē)計(jì)費(fèi)器verilog計(jì)價(jià)器FPGA 數(shù)碼管
數(shù)字鐘控制系統(tǒng)電路VHDL電子鐘秒表鬧鐘DE1-SOC開(kāi)發(fā)板FPGA 數(shù)碼管
秒表數(shù)字鐘verilog電子鐘跑表DE1開(kāi)發(fā)板數(shù)字時(shí)鐘仿真FPGA 數(shù)碼管
鬧鐘數(shù)字鐘verilog電子時(shí)鐘DE1-SOC開(kāi)發(fā)板數(shù)字時(shí)鐘仿真FPGA verilog
花樣流水燈設(shè)計(jì)DE1-SOC開(kāi)發(fā)板按鍵控制verilogFPGA 數(shù)碼管
8位BCD加法器DE1-SOC開(kāi)發(fā)板verilogFPGA 數(shù)碼管
萬(wàn)年歷設(shè)計(jì)DE1-SOC開(kāi)發(fā)板年月日時(shí)分秒顯示verilog代碼FPGA 數(shù)碼管
交通燈控制器DE1開(kāi)發(fā)板紅綠燈數(shù)碼管倒計(jì)時(shí)verilogFPGA verilog
四層電梯控制DE1-SoC開(kāi)發(fā)板verilog 4層電梯FPGA 數(shù)碼管
籃球計(jì)時(shí)器倒計(jì)時(shí)器DE0-CV開(kāi)發(fā)板籃球比賽定時(shí)器VHDLFPGA LCD顯示
DE2-115開(kāi)發(fā)板的4位電子密碼鎖數(shù)碼管LCD1602液晶顯示verilogFPGA 數(shù)碼管
DE0-CV開(kāi)發(fā)板交通燈控制器紅綠燈VHDL正常和報(bào)警FPGA 數(shù)碼管
DE0開(kāi)發(fā)板交通燈控制器紅綠燈時(shí)間可配VHDLFPGA verilog
DE0開(kāi)發(fā)板的交通燈控制器紅綠燈verilog手動(dòng)自動(dòng)