軟件:Quartus
語言:Verilog
代碼功能:
//顯示方式
//先奇數(shù)燈依次滅
//再偶數(shù)燈依次滅
//再由L0到L9依次滅
//顯示間隔0.5S,1S可調。
FPGA代碼Verilog/VHDL代碼資源下載:www.hdlcode.com
演示視頻:
設計文檔:
1. 工程文件
2. 程序文件
3. 程序編譯
4. RTL圖
5. 仿真文件(VWF文件)
6. 仿真圖
模塊仿真
時鐘頻率產(chǎn)生模塊div_clk
速度控制模塊speed
彩燈花型控制模塊LED_ctrl
部分代碼展示:
//顯示方式 //先奇數(shù)燈依次滅 //再偶數(shù)燈依次滅 //再由L0到L9依次滅 //顯示間隔0.5S,1S可調。 module?caideng( input?clk_in,//輸入時鐘2Hz--CLOCK0 input?DIN,//速度檔位,控制彩燈節(jié)奏 output?[7:0]?LED//輸出8路彩燈 ); wire?clk_1;//clk_1 wire?clk_2;//clk_2 wire?clk; //時鐘頻率產(chǎn)生模塊 div_clk?i_div_clk( .?clk_in(clk_in),//輸入時鐘2Hz .?clk_1(clk_1),//產(chǎn)生時鐘clk_1=1Hz .?clk_2(clk_2)//產(chǎn)生時鐘clk_2=2Hz ); //速度控制模塊 speed?i_speed( .?DIN(DIN),//速度檔位,控制彩燈節(jié)奏 .?clk_1(clk_1),//clk_1=1Hz .?clk_2(clk_2),//clk_2=2Hz .?clk(clk)//clk控制彩燈變化速率 ); //彩燈花型控制模塊 LED_ctrl?i_LED_ctrl( .?clk(clk),//clk控制彩燈變化速率 .?LED(LED)//輸出8路彩燈 ); endmodule
點擊鏈接獲取代碼文件:http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=384
閱讀全文