名稱：QuartusUART串口設(shè)計Verilog代碼遠(yuǎn)程云端平臺

軟件：Quartus

語言：Verilog

代碼功能：

UART串口設(shè)計：

波特率9600,1位起始位，8位數(shù)據(jù)位，1位停止位；

具有發(fā)送和接收功能；

通過按鍵控制發(fā)送的內(nèi)容；

接收的數(shù)據(jù)通過led顯示。

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

本代碼已在遠(yuǎn)程云端平臺驗證，遠(yuǎn)程云端平臺如下，其他遠(yuǎn)程云端平臺可以修改管腳適配：

演示視頻：

設(shè)計文檔：

1. 工程文件

遠(yuǎn)程平臺電路

2. 程序文件

3. 程序編譯

4. RTL圖

5. 管腳分配

1. 工程文件

遠(yuǎn)程平臺電路

2. 程序文件

3. 程序編譯

4. RTL圖

5. 管腳分配

部分代碼展示:

//UART?波特率9600,1位起始位，8位數(shù)據(jù)位，1位停止位
module?uart_top(
????input???????????sys_clk,??????????//外部10M時鐘
????input???????????sys_rst_n,????????//外部復(fù)位信號，低有效
????//uart接口
????input???????????uart_rxd,?????????//UART接收端口
????output??????????uart_txd,?????????//UART發(fā)送端口
?
?input???????????key_send,????????//發(fā)送按鍵
?input?????????[7:0]?data_send,???//發(fā)送數(shù)據(jù)?
?output?[7:0]?LED??????????//接收數(shù)據(jù)LED顯示
????);
????
//wire?define???
wire???????uart_en_w;?????????????????//UART發(fā)送使能
wire?[7:0]?data_led;
assign?LED=data_led;//接收數(shù)據(jù)LED顯示
wire?uart_txd_wire;
assign?uart_txd=uart_txd_wire;
//串口接收模塊?????
uart_recv?u_uart_recv(?????????????????
????.sys_clk????????(sys_clk),//外部10M時鐘?
????.sys_rst_n??????(sys_rst_n),//外部復(fù)位信號，低有效
????.uart_rxd???????(uart_rxd),//UART接收端口
????.uart_done??????(uart_en_w),
????.uart_data??????(data_led)//接收數(shù)據(jù)LED顯示
????);
?
//串口發(fā)送模塊????
uart_send?u_uart_send(?????????????????
????.sys_clk????????(sys_clk),//外部10M時鐘?
????.sys_rst_n??????(sys_rst_n),//外部復(fù)位信號，低有效
????.uart_en????????(key_send),//發(fā)送按鍵
????.uart_din???????(data_send),//發(fā)送數(shù)據(jù)
????.uart_txd???????(uart_txd_wire)//UART發(fā)送端口
????);
endmodule

點擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=366