• 10課時(shí) 2024年電賽訓(xùn)練營(yíng) - OPENMV視覺課程@元?jiǎng)?chuàng)教育
  嵌入式老Z

  2024/05/15
  ￥1999

  2.7萬(wàn)
• 97課時(shí) 手把手教你LabVIEW
  淺淺的小草

  2022/12/22
  ￥258

  5.7萬(wàn)
• 2課時(shí) 跟著芯片規(guī)格書學(xué)電路設(shè)計(jì)
  芯片小芯

  2021/11/29
  ￥15.00

  4428
• 3課時(shí) C#haclon機(jī)器視覺【啟蒙課】
  東哥視覺

  2021/06/09
  ￥2

  967
• 1課時(shí) labview標(biāo)準(zhǔn)視覺架構(gòu)直播課
  東哥視覺

  2021/06/09
  ￥2.00

  4063
• 8課時(shí) 【特權(quán)同學(xué)Verilog邊碼邊學(xué)】 數(shù)字圖像處理視頻教程系列3：圖像的UVC傳輸
  Moore8摩爾吧

  2020/11/26
  ￥99999

  566
• 26課時(shí) 【特權(quán)同學(xué)Verilog邊碼邊學(xué)】 數(shù)字圖像處理視頻教程系列2：圖像的直方圖統(tǒng)計(jì)及均衡處理
  Moore8摩爾吧

  2020/10/21
  ￥99999

  3818
• 1課時(shí) 卷積運(yùn)算的循環(huán)順序修改與乘加器陣列映射——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（十五）
  蔡宇杰

  2019/11/28
  ￥49

  775
• 1課時(shí) 定點(diǎn)數(shù)運(yùn)算與權(quán)重在內(nèi)存中的排布方式——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（十四）
  蔡宇杰

  2019/11/28
  ￥49

  819
• 1課時(shí) 通用池化運(yùn)算單元架構(gòu)設(shè)計(jì)與工程實(shí)現(xiàn)——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（十三）
  蔡宇杰

  2019/11/28
  ￥49

  753
• 1課時(shí) 加速器中的訪存模塊與內(nèi)部總線的原理（下）——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（十一）
  蔡宇杰

  2019/11/28
  ￥49

  834
• 1課時(shí) DMA的工作原理與基于AXI-HP總線的DMA模塊設(shè)計(jì)——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（九）
  蔡宇杰

  2019/11/28
  ￥49

  860
• 1課時(shí) AXI4-HP總線（二）——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（八）
  蔡宇杰

  2019/11/28
  ￥49

  779
• 1課時(shí) RS485協(xié)議與基于FIFO收發(fā)的數(shù)據(jù)通路設(shè)計(jì)——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（七）
  蔡宇杰

  2019/11/28
  ￥49

  786
• 1課時(shí) AXI-lite協(xié)議細(xì)講、寄存器訪問(wèn)的通路設(shè)計(jì)與GPIO——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（六）
  蔡宇杰

  2019/11/28
  ￥49

  796
• 1課時(shí) 上板實(shí)驗(yàn)、AXI-lite從設(shè)備與波形抓取、搭建仿真環(huán)境——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（五）
  蔡宇杰

  2019/11/28
  ￥49

  818
• 1課時(shí) AXI4-lite協(xié)議解讀，IP封裝與總線掛載——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（四）
  蔡宇杰

  2019/11/28
  ￥49

  825
• 1課時(shí) 由SRAM到DRAM——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（三）
  蔡宇杰

  2019/11/28
  ￥49

  797
• 1課時(shí) 雙端口RAM時(shí)序、利用雙端口RAM的模塊設(shè)計(jì)——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（二）
  蔡宇杰

  2019/11/28
  ￥49

  784
• 2課時(shí) 基于激光雷達(dá)的無(wú)人機(jī)/車避障導(dǎo)航系統(tǒng)設(shè)計(jì)
  浩一007

  2019/05/12
  ￥268.00

  110

正在努力加載...