• 7課時 【助力就業(yè)】工信部人才培養(yǎng)工程·AI教師資格證考培課程
  Moore8摩爾吧

  2022/04/06
  ￥2380.00

  1578
• 3課時 C#haclon機器視覺【啟蒙課】
  東哥視覺

  2021/06/09
  ￥2

  965
• 1課時 神經(jīng)網(wǎng)絡(luò)的快速搭建訓(xùn)練到FPGA實現(xiàn)（六）
  黃宇杰

  2019/11/29
  ￥49

  1051
• 1課時 神經(jīng)網(wǎng)絡(luò)的快速搭建訓(xùn)練到FPGA實現(xiàn)（五）
  黃宇杰

  2019/11/29
  ￥49

  1151
• 1課時 神經(jīng)網(wǎng)絡(luò)的快速搭建訓(xùn)練到FPGA實現(xiàn)（四）
  黃宇杰

  2019/11/29
  ￥49

  1071
• 1課時 神經(jīng)網(wǎng)絡(luò)的快速搭建訓(xùn)練到FPGA實現(xiàn)（三）
  黃宇杰

  2019/11/29
  ￥49

  964
• 1課時 神經(jīng)網(wǎng)絡(luò)的快速搭建訓(xùn)練到FPGA實現(xiàn)（二）
  黃宇杰

  2019/11/29
  ￥49

  1229
• 1課時 神經(jīng)網(wǎng)絡(luò)的快速搭建訓(xùn)練到FPGA實現(xiàn)（一）
  黃宇杰

  2019/11/28
  ￥49

  2192
• 1課時 神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十九）-FPGA上板演示，Roofline模型與能效評估
  蔡宇杰

  2019/11/28
  ￥49

  830
• 1課時 神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十八）
  蔡宇杰

  2019/11/28
  ￥49

  913
• 1課時 乘加器優(yōu)化與卷積運算電路的架構(gòu)設(shè)計——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十六）
  蔡宇杰

  2019/11/28
  ￥49

  769
• 1課時 卷積運算的循環(huán)順序修改與乘加器陣列映射——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十五）
  蔡宇杰

  2019/11/28
  ￥49

  773
• 1課時 定點數(shù)運算與權(quán)重在內(nèi)存中的排布方式——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十四）
  蔡宇杰

  2019/11/28
  ￥49

  817
• 1課時 通用池化運算單元架構(gòu)設(shè)計與工程實現(xiàn)——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十三）
  蔡宇杰

  2019/11/28
  ￥49

  751
• 1課時 加速器中的訪存模塊與內(nèi)部總線的原理（下）——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十一）
  蔡宇杰

  2019/11/28
  ￥49

  832
• 1課時 DMA的工作原理與基于AXI-HP總線的DMA模塊設(shè)計——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（九）
  蔡宇杰

  2019/11/28
  ￥49

  858
• 1課時 AXI4-HP總線（二）——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（八）
  蔡宇杰

  2019/11/28
  ￥49

  777
• 1課時 RS485協(xié)議與基于FIFO收發(fā)的數(shù)據(jù)通路設(shè)計——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（七）
  蔡宇杰

  2019/11/28
  ￥49

  784
• 1課時 AXI-lite協(xié)議細(xì)講、寄存器訪問的通路設(shè)計與GPIO——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（六）
  蔡宇杰

  2019/11/28
  ￥49

  794
• 1課時 上板實驗、AXI-lite從設(shè)備與波形抓取、搭建仿真環(huán)境——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（五）
  蔡宇杰

  2019/11/28
  ￥49

  816

正在努力加載...