作者：Rich Nowakowski，Sarmad Abedin

具有集成點對點串行通信或模擬前端(AFE)的高級處理器和片上系統(tǒng)(SoC)需要具有低輸出電壓紋波的電源，以保持信號完整性并提高性能。處理器負載點(POL)電源的輸出電壓紋波要求可以低于2 mv，約為典型設計紋波的十分之一，這給同步降壓變換器的設計帶來了很大的限制。由于處理器的輸出電流要求超過了線性后置穩(wěn)壓器的能力，采用二級濾波器，更高的開關頻率和額外的輸出電容大大降低了POL的紋波。同步降壓轉換器有幾種不同的控制體系結構，每種結構都有獨特的方法來確保低紋波電壓設計時的穩(wěn)定性。

本文比較了三種不同的控制架構：外部補償電壓模式、恒定開時間和可選擇補償電流模式，以實現(xiàn)1mV的輸出電壓紋波，并提供了使用相同電氣規(guī)格的測試數據進行比較，包括輸出電壓紋波、解決方案大小、負載瞬變和效率。