国产久操视频-国产久草视频-国产久热精品-国产久热香蕉在线观看-青青青青娱乐-青青青青在线成人视99

• 什么是RISC-V芯片？

  RISC-V是一種開(kāi)源指令集架構(gòu)（IEC61375），其核心理念是：“你可以不買(mǎi)任何特定的 CPU，但你必須了解指令系統(tǒng)，并能參與到整個(gè)系統(tǒng)的設(shè)計(jì)過(guò)程中。”RISC-V的指令集架構(gòu)類似于傳統(tǒng) CPU的指令集，但它是一個(gè)全新的指令集架構(gòu)。

  
  芯片工藝技術(shù) 2106 03/05 08:56 RISC-V
• RISC-V筆記——代碼移植指南

  本文記錄一些RISC-V內(nèi)存操作在不同平臺(tái)、場(chǎng)景下的使用方式，方便代碼在不同平臺(tái)上的移植。

  
  專芯致志er 4222 2024/10/28 Arm RISC-V
• RISC-V筆記——內(nèi)存模型總結(jié)

  Memory consistency model定義了使用Shared memory(共享內(nèi)存)執(zhí)行多線程(Multithread)程序所允許的行為規(guī)范。RISC-V使用的內(nèi)存模型是RVWMO(RISC-V Weak Memory Ordering)，RVWMO內(nèi)存模型是根據(jù)全局內(nèi)存順序(global memory order)定義的，全局內(nèi)存順序是所有harts產(chǎn)生的內(nèi)存操作的總順序。通常，多線程程序有許多不同的可能執(zhí)行，每個(gè)執(zhí)行都有自己對(duì)應(yīng)的全局內(nèi)存順序。

  
  專芯致志er 3072 2024/10/21 RISC-V 內(nèi)存模型
• RISC-V筆記——內(nèi)存模型公理

  在RISC-V中，只有當(dāng)存在一個(gè)全局內(nèi)存順序(global memory order)符合preserved program order，并且滿足load value axiom、atomicity axiom和progress axiom時(shí)，RISC-V程序的執(zhí)行才遵循RVWMO內(nèi)存一致性模型。今天主要講下load value公理、atomicity公理和progress公理。

  
  專芯致志er 2469 2024/10/21 RISC-V 內(nèi)存模型
• RISC-V筆記——Pipeline依賴

  RISC-V的RVWMO模型主要包含了preserved program order、load value axiom、atomicity axiom、progress axiom和I/O Ordering。今天主要記錄下preserved program order(保留程序順序)中的Pipeline Dependencies(Pipeline依賴)。

  
  專芯致志er 1859 2024/10/21 RISC-V
• RISC-V筆記——RVWMO基本體

  RISC-V使用的內(nèi)存模型是RVWMO(RISC-V Weak Memory Ordering)，它是Release Consistency的擴(kuò)展，因此，RVWMO的基本體類似于RC模型。

  
  專芯致志er 3042 2024/10/19 RISC-V
• RISC-V筆記——顯式同步

  RISC-V的RVWMO模型主要包含了preserved program order、load value axiom、atomicity axiom、progress axiom和I/O Ordering。今天主要記錄下preserved program order(保留程序順序)中的Explicit Synchronization(顯示同步)。

  
  專芯致志er 1759 2024/10/18 RISC-V
• RISC-V筆記——重疊地址排序

  RISC-V的RVWMO模型主要包含了preserved program order、load value axiom、atomicity axiom、progress axiom和I/O Ordering。今天主要記錄下preserved program order(保留程序順序)中的Overlapping-Address Orderings(重疊地址排序)。

  
  專芯致志er 1568 2024/10/17 RISC-V
• RISC-V筆記——語(yǔ)法依賴

  Memory consistency model定義了使用Shared memory(共享內(nèi)存)執(zhí)行多線程(Multithread)程序所允許的行為規(guī)范。

  
  專芯致志er 1911 2024/10/15 RISC-V 寄存器
• RISC-V筆記——基礎(chǔ)

  基本整型ISA精選了最小的一組指令，這些指令足以為編譯器、匯編器、鏈接器和操作系統(tǒng)提供足夠的功能，它提供了一組便利的ISA和軟件工具鏈骨架，可以圍繞它構(gòu)建更多定制的處理器ISA?；菊虸SA與早期RISC處理器非常類似，除了沒(méi)有分支延遲槽(branch delay slot)和可選的變長(zhǎng)指令編碼(Variable-length instruction encoding)。

  
  專芯致志er 1603 2024/10/10 RISC-V
• 車規(guī)級(jí)CPU IP和RISC-V的選擇

  RISC-V是一個(gè)開(kāi)源開(kāi)放的指令集架構(gòu)，之前基于RISC-V架構(gòu)的IP更多針對(duì)IoT，AI，Computing，如今，也有不少RISC-V針對(duì)汽車推出了CPU IP核，作為SoC內(nèi)部重要的組成，今天針對(duì)32bit的RISC-V CPU做個(gè)簡(jiǎn)單匯總

  
  芯小二的下午茶 2412 2023/07/31 RISC-V 晶心科技
• 如何讓HBird v2 E203跑起來(lái)

  HBird v2 E203是芯來(lái)的RISCV的開(kāi)源（https://github.com/riscv-mcu/e203_hbirdv2）SoC項(xiàng)目，Apache 2.0 License 。
  陳鋒 1183 2023/03/13 開(kāi)源 RISC-V

正在努力加載...