• 為啥FPGA資源/時(shí)序都有很大的優(yōu)化空間？

  在工作中，我們接觸到的至少90%以上的FPGA項(xiàng)目，它的的資源/時(shí)序都有很大的優(yōu)化空間，為啥這么說(shuō)？

  FPGA2嵌入式

  1477

  2024/04/19

  FPGA 時(shí)序
• 一種新的軟件時(shí)序偏差校準(zhǔn)方法加速雙脈沖測(cè)試進(jìn)程

  雙脈沖測(cè)試軟件（WBG-DPT)在4系、5系和6系示波器上均可使用，該軟件包括一種新的專為雙脈沖測(cè)試設(shè)計(jì)的消除時(shí)序偏差（deskew）的校準(zhǔn)技術(shù)。這種新的方法與傳統(tǒng)方法大有不同，測(cè)試速度顯著加快，縮短了測(cè)試時(shí)間。

  與非網(wǎng)編輯

  1528

  2023/11/03

  泰克 脈沖

  
• 【第二章 STA概念 下】靜態(tài)時(shí)序分析圣經(jīng)翻譯計(jì)劃

  本章節(jié)介紹CMOS技術(shù)的基礎(chǔ)知識(shí)以及執(zhí)行靜態(tài)時(shí)序分析所涉及的術(shù)語(yǔ)。

  貝塔

  306

  2020/12/14

  信號(hào) 時(shí)序
• 【第三章：標(biāo)準(zhǔn)單元庫(kù) 下】靜態(tài)時(shí)序分析圣經(jīng)翻譯計(jì)劃

  本章節(jié)內(nèi)容主要講解了黑盒的接口時(shí)序模型，高級(jí)時(shí)序建模，單元庫(kù)中的其他屬性。

  貝塔

  409

  2020/12/11

  靜態(tài)時(shí)序分析 時(shí)序
• 低功耗精密信號(hào)鏈應(yīng)用重要的時(shí)序因素有哪些

  在低功耗精密信號(hào)鏈應(yīng)用中，時(shí)序因素涉及到信號(hào)傳輸、數(shù)據(jù)采集和處理過(guò)程中的時(shí)間同步、延遲、時(shí)鐘頻率等各方面的問(wèn)題。本文將深入探討在低功耗精密信號(hào)鏈應(yīng)用中，時(shí)序因素的重要性以及影響因素。

  eefocus_3901714

  352

  04/10 09:48

  信號(hào)鏈 時(shí)序

正在努力加載...