• 剛剛，三星電子首個3nm量產(chǎn)官宣！

  今天上午，三星電子官宣，已開始量產(chǎn)基于GAA晶體管（Gate-All-Around FET，全環(huán)繞柵極）結(jié)構(gòu)的3nm芯片。

  芯東西

  357

  2022/06/30

  三星電子 3nm芯片
• 科研前線 | 深度學(xué)習(xí)助力GAA器件設(shè)計，中國臺灣NYCU新成果發(fā)布

  近期落幕的2022 VLSI-TSA上，中國臺灣陽明交通大學(xué)李義明團隊發(fā)表了應(yīng)用于GAA晶體管器件的人工神經(jīng)網(wǎng)絡(luò)模型，該模型基于深度學(xué)習(xí)技術(shù)開發(fā)的，可針對功函數(shù)漲落、隨機摻雜波動和界面陷阱波動等影響器件結(jié)構(gòu)的隨機參數(shù)進行預(yù)測。

  芯片揭秘

  517

  2022/05/31

  深度學(xué)習(xí) GAA晶體管
• 科研前線 | 芯片自熱新解，韓國團隊試水GAA器件全接觸結(jié)構(gòu)

  近日，韓國首爾大學(xué)團隊發(fā)表了針對基于三溝道GAAFET器件的Wrap-Around Contact結(jié)構(gòu)改進的研究，其成果表明WAC結(jié)構(gòu)對于降低寄生電阻和自熱效應(yīng)，提升器件性能和可靠性方面確有成效，將助力先進工藝器件結(jié)構(gòu)設(shè)計的改進。

  芯片揭秘

  438

  2022/03/04

  GAA晶體管 GAAFET
• 泛林集團的選擇性刻蝕設(shè)備組合正在推進芯片行業(yè)下一個重要的技術(shù)拐點

  在過去的十年里，對于體積更小、密度更高、性能更強大的芯片的需求一直在推動半導(dǎo)體制造商從平面結(jié)構(gòu)向越來越復(fù)雜的三維(3D)結(jié)構(gòu)轉(zhuǎn)型。原因很簡單，垂直堆疊可以實現(xiàn)更高的密度。

  與非網(wǎng)編輯

  282

  2022/02/28

  晶體管 半導(dǎo)體制造
• 科研前線 | 華為-imec共同探索GAA晶體管關(guān)鍵工藝環(huán)節(jié)

  Inner spacer制造是GAA器件中的關(guān)鍵步驟之一，該環(huán)節(jié)與晶體管溝道應(yīng)力、電路寄生參數(shù)等影響器件性能的重要因素息息相關(guān)。

  芯片揭秘

  763

  2021/12/15

  華為 GAA晶體管
• 科研前線 | 如何抑制GAA寄生溝道？微電子所給出方案

  作為GAA制造流程的一環(huán)，子鰭可能引發(fā)寄生溝道效應(yīng)等副作用，導(dǎo)致GAA晶體管的器件性能下降。為此，中科院微電子所先導(dǎo)工藝研發(fā)中心團隊開發(fā)了縮窄子鰭的工藝改進方案，可有效改善寄生溝道帶來的電特性衰減。

  芯片揭秘

  708

  2021/12/13

  GAA晶體管 GAA技術(shù)
• 如何抑制GAA寄生溝道？微電子所給出方案

  作為GAA制造流程的一環(huán)，子鰭可能引發(fā)寄生溝道效應(yīng)等副作用，導(dǎo)致GAA晶體管的器件性能下降。為此，中科院微電子所先導(dǎo)工藝研發(fā)中心團隊開發(fā)了縮窄子鰭的工藝改進方案。

  芯片揭秘

  619

  2021/11/30

  GaA GAA晶體管
• 科研前線 | AI與芯片大碰撞，臺交大深度學(xué)習(xí)算法賦能GAA器件模擬

  中國臺灣陽明交通大學(xué)平行與科學(xué)計算實驗室首次提出了一種深度學(xué)習(xí)算法研究不同工藝變化因子對半導(dǎo)體納米器件性能的影響,基于柵極功函數(shù)波動統(tǒng)計分布，并以先進GAA晶體管為研究對象探索了器件模擬仿真的創(chuàng)新新方案。

  芯片揭秘

  332

  2021/10/18

  深度學(xué)習(xí) GaA
• AMAT | 持續(xù)創(chuàng)新是實現(xiàn)尖端邏輯半導(dǎo)體微縮化的關(guān)鍵

  半導(dǎo)體行業(yè)正迎來業(yè)界轉(zhuǎn)折點。隨著物聯(lián)網(wǎng)、大數(shù)據(jù)、人工智能等推動的市場新一輪增長，對半導(dǎo)體需求從未如此之高。然而，另一方面，遵循摩爾定律的傳統(tǒng)二維縮放技術(shù)正在達到極限……

  CINNO Research

  205

  2021/08/02

  半導(dǎo)體 邏輯芯片
• GAA器件模型是什么？遇到了哪些挑戰(zhàn)

  3納米工藝節(jié)點中的GAA晶體管帶來了顯著的技術(shù)挑戰(zhàn)。提取電氣特性需要新的方法和工具，以應(yīng)對其復(fù)雜的三維結(jié)構(gòu)和對工藝變異的敏感性。同時，新的物理失效模式也需要在設(shè)計和制造過程中加以重視，以確保晶體管的可靠性和性能。3納米晶圓制造工藝中的“Gate all-around (GAA) transistors”所帶來的新提取要求和物理失效模式是一個復(fù)雜的問題。

  老虎說芯

  1209

  01/15 16:46

  3nm工藝 GaA

正在努力加載...