• 筆記 | verilog語法基礎(chǔ)

  模塊可大可小,大到一個(gè)復(fù)雜的微處理器系統(tǒng),小到一個(gè)基本的晶體管,都可以作為一個(gè)模塊來設(shè)計(jì)。Verilog中,模塊(module)是基本的組成單位。建議在一個(gè)Verilog文件中,只放一個(gè)module定義,而且使文件名稱和module名稱一致。這是一個(gè)良好的設(shè)計(jì)習(xí)慣。

  志芯

  6032

  2024/01/09

  verilog Verilog語法
• 解碼國產(chǎn)EDA數(shù)字仿真器系列之二 | 如何實(shí)現(xiàn)全面的SystemVerilog語法覆蓋？

  SystemVeirlog的全面支持是開發(fā)商用仿真器的第一道門檻。市面上可以找到不少基于純Verilog的仿真器，但是真正能完整支持SystemVerilog 的仍然屈指可數(shù)。如何全面地支持SystemVerilog語言，是開發(fā)仿真器的一個(gè)重要任務(wù)。

  與非網(wǎng)編輯

  1992

  2023/04/07

  eda 芯華章科技

正在努力加載...