• Xilinx PCIe高速接口入門實戰(zhàn)（四）

  本文介紹PCIe IP核時鐘結構、PCIe板卡時鐘方案及復位設計相關內容。集成塊輸入系統(tǒng)時鐘信號稱為sys_clk，該時鐘頻率必須為100MHz、125MHz或250MHz。使用的時鐘頻率必須與Vivado IDE中的時鐘頻率選擇相匹配。

  FPGA技術實戰(zhàn)

  5351

  01/02 12:50

  PCIE xilinx

  
• Xilinx PCIe高速接口入門實戰(zhàn)（三）

  為保證FPGA設備可以連接并被系統(tǒng)識別，本節(jié)討論了PCIe基礎規(guī)范和PCIe板卡電氣規(guī)范的對FPGA配置時間具體要求。在PCIe的標準系統(tǒng)中，當系統(tǒng)通電時，處理器上運行的配置軟件開始掃描PCIe總線以發(fā)現(xiàn)機器拓撲。掃描PCIe層次結構以確定其拓撲結構的過程稱為枚舉過程，根復合體（RC）通過向設備發(fā)起配置事務來實現(xiàn)枚舉過程。?

  FPGA技術實戰(zhàn)

  4827

  2024/12/31

  PCIE xilinx

  
• Xilinx PCIe高速接口入門實戰(zhàn)（二）

  本文詳細介紹7 Series Intergrated Block for PCI ExpressPCIe硬核IP接口功能描述及PCIe配置空間相關內容。

  FPGA技術實戰(zhàn)

  2390

  2024/12/06

  PCIE xilinx

  
• Xilinx PCIe高速接口入門實戰(zhàn)（一）

  本文對Xilinx 7 Series Intergrated Block for PCI Express PCIe硬核IP進行簡要介紹，主要包括7系列FPGA PCIe硬核資源支持、三IP硬核差異、PCIe硬核資源利用等相關內容。

  FPGA技術實戰(zhàn)

  9338

  2024/11/29

  PCIE xilinx

  
• 后摩爾時代的創(chuàng)新：在米爾FPGA上實現(xiàn)Tiny YOLO V4，助力AIoT應用

  在全球半導體制程限制和高端 GPU 受限的大環(huán)境下，F(xiàn)PGA 成為了中國企業(yè)發(fā)展的重要路徑之一。它可支持靈活的 AIoT 應用，其靈活性與可編程性使其可以在國內成熟的 28nm 工藝甚至更低節(jié)點的制程下實現(xiàn)高效的硬件加速。

  米爾電子

  1352

  2024/11/21

  FPGA AIoT
• Xilinx FPGA DDR3設計（三）DDR3 IP核詳解及讀寫測試

  本文我們介紹下Xilinx DDR3 IP核的重要架構、IP核信號管腳定義、讀寫操作時序、IP核詳細配置以及簡單的讀寫測試。

  FPGA技術實戰(zhàn)

  4.5萬

  2024/09/23

  FPGA xilinx
• FIFO復位流程

  在FIFO的使用過程中不可避免的在某些應用下必須使用reset信號，將當前FIFO中數(shù)據(jù)清空，但是我們現(xiàn)在調用的xilinx的FIFO核在復位條件不滿足時會偶現(xiàn)FIFO進入復位狀態(tài)無法恢復，必須重新斷上電才能恢復的問題，所以在使用FIFO時我們必須嚴格的按照datasheet上要求執(zhí)行，以免出現(xiàn)異常。

  森森Tech

  3534

  2024/09/03

  xilinx vivado

  
• 答疑系列：Xilinx ddr3 仿真時，有什么辦法能快速初始化完成？

  今天給大俠帶來在FPAG技術交流群里平時討論的問題答疑合集（四），以后還會多推出本系列，話不多說，上貨。

  FPGA技術江湖

  2211

  2024/08/30

  ADC xilinx

  
• 如何在ModelSim中添加Xilinx仿真庫

  今天給大俠帶來在FPGA設計應用中如何在ModelSim中添加Xilinx仿真庫，話不多說，上貨。

  FPGA技術江湖

  1979

  2024/05/28

  xilinx FPGA設計

  
• FPGA | Xilinx ISE14.7 LVDS應用

  今天給大俠帶來 Xilinx ISE14.7 LVDS應用，話不多說，上貨。最近項目需要用到差分信號傳輸，于是看了一下FPGA上差分信號的使用。Xilinx FPGA中，主要通過原語實現(xiàn)差分信號的收發(fā)：OBUFDS（差分輸出BUF），IBUFDS（差分輸入BUF）。

  FPGA技術江湖

  4693

  2024/05/06

  xilinx LVDS

  
• 時序約束之Xilinx IDELAYE2應用及仿真筆記

  本文我們介紹下Xilinx SelectIO資源內部IDELAYE2資源應用。IDELAYE2原句配合IDELAYCTRL原句主要用于在信號通過引腳進入芯片內部之前，進行延時調節(jié)，一般高速端口信號由于走線延時等原因，需要通過IDELAYE2原語對數(shù)據(jù)做微調，實現(xiàn)時鐘與數(shù)據(jù)的源同步時序要求。

  FPGA技術實戰(zhàn)

  5271

  2024/04/27

  xilinx 時序約束

  
• 基于Xilinx K7-410T的高速DAC之AD9129開發(fā)筆記（二）

  上一篇文章我們簡單介紹了AD9129的基礎知識，包括芯片的重要特性，外部接口相關的信號特性等。本篇我們重點介紹下項目中FPGA與AD9129互聯(lián)的原理圖設計，包括LVDS IO接口設計、時鐘電路以、供電設計以及PCB設計。

  FPGA技術實戰(zhàn)

  2340

  2024/01/15

  FPGA 原理圖

  
• 晶圓的另一面：背面供電領域的最新發(fā)展

  在我從事半導體設備的職業(yè)生涯之初，晶圓背面是個麻煩問題。當時發(fā)生了一件令我記憶深刻的事：在晶圓傳送的過程中，幾片晶圓從機器人刀片上飛了出來。收拾完殘局后，我們想到，可以在晶圓背面沉積各種薄膜，從而降低其摩擦系數(shù)。放慢晶圓傳送速度幫助我們解決了這個問題，但我們的客戶經(jīng)理不太高興，因為他們不得不向客戶解釋由此導致的產(chǎn)量減少的原因。

  與非網(wǎng)編輯

  2249

  2023/09/04

  臺積電 電源

  
• AMD務實的新的汽車方案

  通過收購Xilinx，AMD有了進軍下一代汽車架構的彈藥。但到目前為止，AMD還未透露AMD/Xilinx汽車平臺的細節(jié)。隨著Xilinx的Zynq FPGA在市場上站穩(wěn)腳跟，AMD會如何解讀汽車市場？他計劃如何走下一步？

  Astroys

  1393

  2022/12/06

  ADAS AMD
• Xilinx FPGA DDR3設計（二）時鐘介紹

  本文介紹Xilinx FPGA外接DDR3時鐘相關參數(shù)及配置。

  FPGA技術實戰(zhàn)

  1365

  2022/05/02

  FPGA xilinx
• Xilinx FPGA DDR3設計（一）DDR3基礎掃盲

  本文我們介紹下DDR3的基礎知識，涉及DDR3管腳信號、容量計算、重要參數(shù)介紹內容。

  FPGA技術實戰(zhàn)

  958

  2022/04/28

  FPGA xilinx
• Silex Insight的超快TLS加速器已經(jīng)登陸Xilinx Versal平臺

  Silex Insight是全球領先的嵌入式安全IP核供應商之一，已為Versal優(yōu)化了TLS加速器，即TLS加速器可以前所未有的速度進入并使用Versal的一些高級功能，這使得依賴 Xilinx Versal 的數(shù)據(jù)中心和應用能夠在相同的能耗和計算預算內建立更多連接。

  與非網(wǎng)編輯

  388

  2021/12/17

  xilinx Versal
• AnDAPT推出面向Xilinx Artix和Kintex FPGA/SoC設備的電源解決方案

  AnDAPT采用集成、靈活和可編程AmP電源管理IC來支持為Xilinx Kintex和Artix FPGA以及子系列產(chǎn)品設備供電,。

  美通社

  99

  2021/10/08

  物聯(lián)網(wǎng) SoC
• 禍不單行 | ST、Xilinx、友順Q4最高漲20%

  當下正值月底漲價函頻繁發(fā)出的節(jié)點，該來的還是來了。日前ST、Xilinx和二極管廠商友順科技的漲價函接連曝出，價格猛漲。

  芯世相

  205

  2021/09/29

  xilinx 模擬IC
• e絡盟攜手Digilent發(fā)起FPGA設計挑戰(zhàn)賽

  安富利旗下全球電子元器件產(chǎn)品與解決方案分銷商e絡盟通過其在線互動社區(qū)發(fā)起FPGA趣味設計挑戰(zhàn)賽，以檢驗并展示社區(qū)成員的FPGA專業(yè)知識與技能。

  與非網(wǎng)編輯

  195

  2021/09/17

  FPGA SoC

正在努力加載...