名稱：萬年歷數(shù)字鐘設計ISE軟件年月日時分秒顯示verilog（代碼在文末下載）

軟件：ISE

語言：Verilog

代碼功能：

萬年歷要求：

1、實現(xiàn)萬年歷功能，可以顯示年月日，時分秒。

2、支持按鍵調整時間，年月日，時分秒均可調整。

3、使用按鍵切換年月日和時分秒的顯示。

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

演示視頻：

設計文檔：

1. 工程文件

2. 程序文件

3. 程序編譯

4. RTL圖

5. Testbench

6. 仿真圖

圖1

圖中為時分秒信號的變化仿真圖，圖中second信號計時到59后變?yōu)?，同時minute信號由15變?yōu)?6，實現(xiàn)了時間由23:15:59變?yōu)?3:16:00.

圖2

上圖中為年月日信號的變化仿真圖，圖中時間信號計時到23：59:59后，day加1，由30變?yōu)?，month由4月變?yōu)?月。實現(xiàn)了08年4月30日變?yōu)?8年5月1日。

部分代碼展示:

module?calendar_top(
input?sysclk,//時鐘50M
input?reset_n,//低電平復位
input?change_en,//調整使能信號，為高電平表示調整信號，低電平不調整
input?display_SW,//顯示切換開關，高電平顯示年月日，低電平顯示時分秒
input?year_hour_key,//年調整信號、小時調整信號
input?month_minute_key,//月調整信號、分鐘調整信號
input?day_second_key,//日調整信號、秒調整信號
output?[7:0]?HEX0,//數(shù)碼管
output?[7:0]?HEX1,//數(shù)碼管
output?[7:0]?HEX2,//數(shù)碼管
output?[7:0]?HEX3,//數(shù)碼管
output?[7:0]?HEX4,//數(shù)碼管
output?[7:0]?HEX5//數(shù)碼管
);
wire?[7:0]???year_l_O???;
wire?[7:0]???month_O????;
wire?[7:0]???day_O??????;
wire?[7:0]???hour_O?????;
wire?[7:0]???minute_O???;
wire?[7:0]???second_O???;
//萬年歷計時模塊
calendar?i_calendar
(
.?sysclk(sysclk),
.?reset_n(reset_n),
.?change_en(change_en),//調整使能信號，為高電平表示調整信號，低電平不調整
.?display_SW(display_SW),//顯示切換開關，高電平顯示年月日，低電平顯示時分秒
.?year_hour_key(year_hour_key),//年調整信號、小時調整信號
.?month_minute_key(month_minute_key),//月調整信號、分鐘調整信號
.?day_second_key(day_second_key),//日調整信號、秒調整信號
.?year_l_O???(year_l_O),
.?month_O????(month_O),
.?day_O??????(day_O),
.?hour_O?????(hour_O),
.?minute_O???(minute_O),
.?second_O???(second_O)
);
//數(shù)碼管顯示模塊
display?i_display(
.?sysclk(sysclk),//時鐘50M
.?reset_n(reset_n),//低電平復位
.?display_SW(display_SW),//顯示切換開關，高電平顯示年月日，低電平顯示時分秒
.?year_l_O???(year_l_O),
.?month_O????(month_O),
.?day_O??????(day_O),
.?hour_O?????(hour_O),
.?minute_O???(minute_O),
.?second_O???(second_O),
.?HEX0(HEX0),//數(shù)碼管
.?HEX1(HEX1),
.?HEX2(HEX2),
.?HEX3(HEX3),
.?HEX4(HEX4),
.?HEX5(HEX5)
);
endmodule

點擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=285