• 1課時 數(shù)字芯片設(shè)計流程——基于FPGA的軟核處理器設(shè)計實現(xiàn)（一）
  龐亞龍

  2020/03/03
  ￥29

  696
• 1課時 Verilog語法基礎(chǔ)——基于FPGA的軟核處理器設(shè)計實現(xiàn)（二）
  龐亞龍

  2020/03/03
  ￥29

  442
• 1課時 軟核處理器設(shè)計（二）——基于FPGA的軟核處理器設(shè)計實現(xiàn)（五）
  龐亞龍

  2020/03/03
  ￥29

  306
• 1課時 EDA工具使用——基于FPGA的軟核處理器設(shè)計實現(xiàn)（三）
  龐亞龍

  2020/03/03
  ￥29

  376
• 1課時 軟核處理器設(shè)計（三）——基于FPGA的軟核處理器設(shè)計實現(xiàn)（六）
  龐亞龍

  2020/03/03
  ￥29

  352
• 1課時 軟核處理器設(shè)計（四）——基于FPGA的軟核處理器設(shè)計實現(xiàn)（七）
  龐亞龍

  2020/03/03
  ￥29

  338
• 1課時 軟核處理器設(shè)計（一）——基于FPGA的軟核處理器設(shè)計實現(xiàn)（四）
  龐亞龍

  2020/03/03
  ￥29

  492
• 1課時 處理器的仿真驗證——基于FPGA的軟核處理器設(shè)計實現(xiàn)（八）
  龐亞龍

  2019/04/10
  ￥29

  202

正在努力加載...