• 如何理解芯片設(shè)計(jì)中的STA？

  靜態(tài)時(shí)序分析（Static Timing Analysis，STA）是集成電路設(shè)計(jì)中的一項(xiàng)關(guān)鍵技術(shù)，它通過(guò)分析電路中的時(shí)序關(guān)系來(lái)驗(yàn)證電路是否滿足設(shè)計(jì)的時(shí)序要求。與動(dòng)態(tài)仿真不同，STA不需要模擬電路的實(shí)際運(yùn)行過(guò)程，而是通過(guò)分析電路中的各個(gè)時(shí)鐘路徑、信號(hào)傳播延遲等信息來(lái)評(píng)估設(shè)計(jì)是否符合時(shí)序要求。

  老虎說(shuō)芯

  2050

  02/18 17:08

  芯片設(shè)計(jì) STA
• 探STA | 修timing violation的二十一種方法

  其實(shí)修setup violation和hold violation是對(duì)立統(tǒng)一的，例如我們通過(guò)insert buffer修一個(gè)setup violation，那么有時(shí)我們也可以通過(guò)remove buffer修一個(gè)hold violation。

  志芯

  5.5萬(wàn)

  2024/09/28

  STA 時(shí)鐘設(shè)計(jì)

正在努力加載...